메인으로

TLP는 ESD스트레스 조건에서의 ESD Protection Circuit의 동작 특성을 검증하기 위한 시험 항목이다. HBM,CDM과 같은 ESD 시험은 Pass/Fail 만을 구분할 수 있으나, TLP 시험을 통해 IC Chip 내부의 ESD Protection Circuit의 IV-Curve를 확인할수 있다. ESD Protection Circuit이 실제 ESD Event가 발생했을 때 어떻게 동작하여 내부 IC를 보호하는 Mechanism과 ESD Design window내에서 동작여부 및 마진을 확인이 가능하다. 또한 측정 Data를 통해 Chip의 ESD 관련 신뢰성 Level 예측이 가능하다.

반도체 Package Level TLP평가

Wafer Level TLP 평가

ESD 및 전기적인 불량 재현 TLP평가